報(bào)告主題 | 后摩爾時(shí)代的芯粒技術(shù) |
主辦單位 | 信息工程學(xué)院 |
報(bào)告地點(diǎn) | 文端樓一樓報(bào)告廳 |
報(bào)告時(shí)間 | 2024-11-09 09:00 |
報(bào)告人 | 魏敬和 |
主講人簡(jiǎn)介 | 博士，研究員，中國(guó)電科首席專家。先后主持完成國(guó)家級(jí)省部級(jí)重點(diǎn)項(xiàng)目超過(guò)20項(xiàng)，為我國(guó)裝備核心器件國(guó)產(chǎn)化做出較大的貢獻(xiàn)，目前帶領(lǐng)團(tuán)隊(duì)針對(duì)后摩爾時(shí)代的前沿關(guān)鍵技術(shù)開展研究。目前在國(guó)內(nèi)外核心期刊發(fā)表論文60多篇，發(fā)明專利20多項(xiàng)，軟件著作權(quán)6項(xiàng)，獲省部級(jí)科技進(jìn)步獎(jiǎng)多次。 |
報(bào)告內(nèi)容摘要 | 本次講座旨在分享隨著摩爾定律逼近極限，5nm以下制程突破面臨重重阻礙，“Chiplet”先進(jìn)封裝技術(shù)正是在這樣的背景下橫空出世。在Chiplet思路下， 芯片被分割成較小的功能塊或核心，然后將這些“ chiplet 芯片?！币韵冗M(jìn)封裝技術(shù)集成在一起以構(gòu)建性能更強(qiáng)、更復(fù)雜化的芯片系統(tǒng)。這種思路可以提高設(shè)計(jì)和封裝靈活性，使不同類型的芯片塊可以分別進(jìn)行優(yōu)化和制造，然后再通過(guò)先進(jìn)封裝技術(shù)集成在一起，以實(shí)現(xiàn)更高的性能和效率。 |
可參加師生人數(shù) | 200 |
